Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/integréiert Circuit

Spezifikatioune

XC7K480T-2FFG1156I FPGAs Iwwersiicht
Allgemeng Beschreiwung
Xilinx® 7 Serie FPGAs enthalen véier FPGA Famillen déi de komplette Palette vu Systemfuerderunge adresséieren, rangéiert vu niddrege Käschten, klenge Formfaktor, kaschtempfindlech, héichvolumen Uwendungen bis ultra High-End Konnektivitéit Bandbreedung, Logik Kapazitéit a Signalveraarbechtungsfäegkeet. fir déi exigent High-Performance Uwendungen.Déi 7 Serie FPGAs enthalen:
• Spartan®-7 Famill: Optimiséiert fir niddereg Käschten, niddregst Kraaft an héich I / O Leeschtung.Verfügbar a bëlleg, ganz kleng Formfaktor Verpackungen fir de klengste PCB Foussofdrock.
• Artix®-7 Family: Optimiséiert fir Low-Power Uwendungen déi Serien Transceiver an héich DSP a Logik Duerchgang erfuerderen.Bitt déi niddregsten Gesamtrechnung vu Materialkäschte fir héich Duerchmiesser, kaschtempfindlech Uwendungen.
• Kintex®-7 Family: Optimiséiert fir déi bescht Präisleistung mat enger 2X Verbesserung am Verglach zu der fréierer Generatioun, wat eng nei Klass vu FPGAs erméiglecht.
• Virtex®-7 Famill: Optimiséiert fir héchste Systemleistung a Kapazitéit mat enger 2X Verbesserung vun der Systemleistung.Héchste Kapazitéit Apparater aktivéiert duerch stackéiert Silicon Interconnect (SSI) Technologie.
Gebaut op enger moderner, héich performanter, niddereger Kraaft (HPL), 28 nm, High-k Metal Gate (HKMG) Prozesstechnologie, 7 Serie FPGAs erméiglechen eng onparalleléiert Erhéijung vun der Systemleistung mat 2.9 Tb/ s vun I / O bandwidth, 2 Millioune Logik Zell Kapazitéit, an 5,3 TMAC / s DSP, iwwerdeems Konsuméiere 50% manner Muecht wéi virdrun Generatioun Apparater eng voll programméierbar Alternativ zu ASSPs an ASICs ze bidden.
Eegeschaften
• Fortgeschratt héich performant FPGA Logik baséiert op real 6-Input Lookup Dësch (LUT) Technologie configurable als verdeelt Erënnerung.
• 36 Kb duebel-port Spär RAM mat gebaut-an FIFO Logik fir op-Chip Daten Puffer.
• High-Performance SelectIO™ Technologie mat Ënnerstëtzung fir DDR3 Interfaces bis zu 1.866 Mb/s.
• Héichgeschwindeg Serienverbindung mat agebaute Multi-Gigabit Transceiver vu 600 Mb / s bis maximal Tariffer vu 6,6 Gb / s bis 28,05 Gb / s, bitt e spezielle Low-Power Modus, optiméiert fir Chip-zu-Chip Interfaces .
• Eng Benotzerkonfiguréierbar Analog-Interface (XADC), déi duebel 12-Bit 1MSPS Analog-Digital-Konverter mat On-Chip thermesch a Versuergungssensoren integréiert.
• DSP Scheiwen mat 25 x 18 Multiplikator, 48-Bit Akkumulator a Pre-Adder fir High-Performance-Filterung, inklusiv optimiséiert symmetresch Koeffizientfilter.
• Mächteg Auermanagement Fliesen (CMT), kombinéiert Phase-gespaarten Loop (PLL) a Mixed-Modus Clock Manager (MMCM) Blocks fir héich Präzisioun a geréng Jitter.
• Integréiert Spär fir PCI Express® (PCIe), fir bis zu x8 Gen3 Endpoint an Root Port Designs.
• Breet Varietéit vun Configuratioun Optiounen, dorënner Ënnerstëtzung fir Commodity Erënnerungen, 256-bëssen AES Verschlësselung mat HMAC / SHA-256 Authentifikatioun, a gebaut-an SEU Detektioun a Korrektur.
• Low-Cost, Drot-Bond, lidless Flip-Chip, an héich Signal Integritéit Flipchip Verpakung bitt einfach Migratioun tëscht Familljememberen am selwechte Pak.All Packagen verfügbar a Pb-gratis a ausgewielte Packagen an Pb Optioun.
• Entworf fir héich Leeschtung an niddregsten Muecht mat 28 nm, HKMG, HPL Prozess, 1.0V Kär Volt Prozess Technologie an 0.9V Kär Volt Optioun fir nach manner Muecht.
D'Xilinx FPGAs (Field Programmable Gate Array) Serie XC7K480T-2FFG1156I ass FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 Zellen, 970 mV bis 1.03 V, & FCBGA-11 Alternativen, View Ersatzstécker mat datasheets, Stock, Präispolitik vun autoriséiert Distributeuren pa FPGAkey.com, an Dir kënnt och fir aner FPGAs Produiten Sich.
Eegeschaften
Fortgeschratt héich performant FPGA Logik baséiert op real 6-Input Lookup Tabell (LUT) Technologie konfiguréierbar als verdeelt Erënnerung.
36 Kb Dual-Port Block RAM mat agebauter FIFO Logik fir On-Chip Datenbuffering.
High-Performance SelectIO Technologie mat Ënnerstëtzung fir DDR3 Schnëttplazen bis zu 1.866 Mb / s.
Héichgeschwindeg Serienverbindung mat agebaute Multi-Gigabit Transceiver vu 600 Mb/s bis maximal Tariffer vu 6,6 Gb/s bis 28,05 Gb/s, bitt e spezielle Low-Power Modus, optimiséiert fir Chip-zu-Chip Interfaces.
Eng Benotzerkonfiguréierbar Analog Interface (XADC), déi duebel 12-Bit 1MSPS Analog-zu-Digital Konverter mat On-Chip thermesch a Versuergungssensoren integréiert.
DSP Scheiwen mat 25 x 18 Multiplikator, 48-Bit Akkumulator, a Pre-Adder fir High-Performance Filteren, inklusiv optimiséiert symmetresch Koeffizientfilter.
Mächteg Clock Management Plättercher (CMT), kombinéiert Phase-locked Loop (PLL) a Mixed-Modus Clock Manager (MMCM) Blocks fir héich Präzisioun a geréng Jitter.
Integréiert Block fir PCI Express (PCIe), fir bis zu x8 Gen3 Endpoint a Root Port Designs.
Breet Varietéit vun Konfiguratiounsoptiounen, dorënner Ënnerstëtzung fir Commodity Erënnerungen, 256-Bit AES Verschlësselung mat HMAC / SHA-256 Authentifikatioun, a gebauter SEU Detektioun a Korrektur.
Low-Cost, Drot-Bond, lidless Flip-Chip, an héich Signal Integritéit Flipchip Verpakung bitt einfach Migratioun tëscht Familljememberen am selwechte Package.All Packagen verfügbar a Pb-gratis a ausgewielte Packagen an Pb Optioun.
Entworf fir héich Leeschtung an niddreg Muecht mat 28 nm, HKMG, HPL Prozess, 1.0V Kär Volt Prozess Technologie an 0.9V Kär Volt Optioun fir nach méi niddereg Muecht.