Produit Attributer

D'Käschte waren ee vun de grousse Probleemer mat 3D verpackte Chips, a Foveros wäert déi éischte Kéier sinn datt Intel se an héije Volumen produzéiert huet dank senger féierender Verpackungstechnologie.Intel seet awer datt Chips, déi an 3D Foveros Packagen produzéiert ginn, extrem Präis kompetitiv sinn mat Standard Chip Designs - an an e puer Fäll kënne souguer méi bëlleg sinn.

Intel huet de Foveros Chip entworf fir sou bëlleg wéi méiglech ze sinn an ëmmer nach déi uginn Leeschtungsziler vun der Firma z'erreechen - et ass de bëllegsten Chip am Meteor Lake Package.Intel huet nach net d'Geschwindegkeet vun der Foveros Interconnect / Base Fliesen gedeelt, awer huet gesot datt d'Komponente kënnen op e puer GHz an enger passiver Konfiguratioun lafen (eng Ausso déi d'Existenz vun enger aktiver Versioun vun der Tëschestatioun implizéiert Intel entwéckelt sech scho ).Also, Foveros erfuerdert den Designer net fir Kompromëss iwwer Bandbreedung oder Latenzbeschränkungen.

Intel erwaart och datt den Design gutt a punkto Leeschtung a Käschte soll skaléieren, dat heescht datt et spezialiséiert Designs fir aner Maartsegmenter oder Varianten vun der High-Performance Versioun ubidden kann.

D'Käschte vun fortgeschratt Node pro Transistor wuessen exponentiell wéi Silizium Chip Prozesser hir Grenzen Approche.An nei IP Moduler ze designen (wéi I/O Interfaces) fir méi kleng Wirbelen gëtt net vill Rendement op Investitioun.Dofir kann d'Wiederbenotzen vun net-kriteschen Fliesen / Chiplets op 'gutt genuch' existéierend Noden Zäit, Käschten an Entwécklungsressourcen spueren, fir net ze schwätzen iwwer d'Vereinfachung vum Testprozess.

Fir eenzel Chips, Intel muss verschidden Chip Elementer Test, wéi Erënnerung oder PCIe Schnëttplazen, an Nofolger, déi eng Zäit-opwänneg Prozess kann.Am Géigesaz kënnen Chiphersteller och kleng Chips gläichzäiteg testen fir Zäit ze spueren.Deckelen hunn och e Virdeel fir Chips fir spezifesch TDP-Strecken ze designen, well Designer kënne verschidde kleng Chips personaliséieren fir hiren Designbedürfnisser ze passen.

Déi meescht vun dëse Punkte kléngen vertraut, a si sinn all déiselwecht Faktoren, déi AMD op de Chipsetwee gefouert hunn am Joer 2017. AMD war net déi éischt fir Chipset-baséiert Designen ze benotzen, awer et war den éischte grousse Fabrikant deen dës Designphilosophie benotzt huet. Mass-produzéiere modern Chips, eppes Intel schéngt e bësse spéit ze kommen.Wéi och ëmmer, dem Intel seng proposéiert 3D Verpackungstechnologie ass vill méi komplex wéi den organeschen Tëschestatioun-baséierten Design vun AMD, deen souwuel Virdeeler wéi Nodeeler huet.

Den Ënnerscheed wäert schlussendlech an de fäerdege Chips reflektéiert ginn, mam Intel seet datt den neien 3D gestapelten Chip Meteor Lake erwaart gëtt am Joer 2023 verfügbar ze sinn, mat Arrow Lake a Lunar Lake kommen am Joer 2024.

Intel sot och datt de Ponte Vecchio Supercomputer Chip, dee méi wéi 100 Milliarde Transistoren wäert hunn, erwaart gëtt am Häerz vun Aurora, dem schnellsten Supercomputer vun der Welt.