LVDS Serializer 2975 Mbps Automotive 40-Pin WQFN EP T/R DS90UB927QSQX/NOPB
Produit Attributer
| TYPE | BESCHREIWUNG |
| Kategorie | Integréiert Circuits (ICs) |
| Mfr | Texas Instrumenter |
| Serie | Automotive, AEC-Q100 |
| Package | Tape & Reel (TR) Cut Tape (CT) Digi-Reel® |
| SPQ | 2500T&R |
| Produit Status | Aktiv |
| Funktioun | Serializer |
| Donnéeën Taux | 2,975 Gbps |
| InputTyp | FPD-Link, LVDS |
| Ausgang Typ | FPD-Link III, LVDS |
| Zuel vun Ausgänge | 13 |
| Zuel vun Ausgänge | 1 |
| Spannung - Versuergung | 3V ~ 3,6V |
| Operatioun Temperatur | -40°C ~ 105°C (TA) |
| Montéierung Typ | Surface Mount |
| Package / Fall | 40-WFQFN ausgesat Pad |
| Fournisseur Apparat Package | 40-WQFN (6x6) |
| Basis Produit Zuel | DS90UB927 |
1.
Andeems Dir d'i2c Welleform vum Sklave analyséiert, fannt Dir och e ganz interessant Phänomen, wann Dir d'Registerdaten liest, wäert de Sklave fir d'éischt seng Welleform erausginn fir viraus ze liesen, zum Beispill fir déi registréiert Adress 0x00 Daten ze liesen, gesitt Dir. op der Welleform nodeems de Master d'Schreifregisteradress 0x00 erausginn huet, da gëtt d'Sklaveadress fir d'Liesen erausginn (R/W = (R/W = 1), e Sklave wäert 8 SCL Welleformen erausginn fir virausliesen direkt nodeems d'Welleform ass erausginn, an dës 8 clocks sinn net entspriechend op der Meeschtesch Säit de Meeschter gëtt spéider erausginn, sou ass de Sklave gläichwäerteg ze erausginn éischt.
Den Design vun dëser Plaz ass ganz clever well den i2c-Protokoll feststellt datt d'i2c-Stretch nëmmen am néngten Bit geschéie kann, dat ass den ACK Bit.d'Welleform ass net erlaabt ze zéien, a keng Daten gi vum Sklave op dësem Punkt kritt, also ass et e Problem.
Dem TI seng Approche ass datt, well et eng Schreifaktioun virun ass, gefollegt vun enger gelies Sklavenadress déi direkt duerno geschéckt gëtt, ass et kloer datt déi registréiert Adress déi gelies gëtt déi virdru geschriwwe gëtt, sou datt de Master eng gelies Sklave Adress schéckt am 9bit ACK zéien wärend aacht SCLs fir registréiert Liesen a Schreiwen schéckt, an dann den SCL befreien, de Master erkennt d'SCL Verëffentlechung nodeems de Master detektéiert datt de SCL fräigelooss gëtt a retransmittéiert d'Liesdatenuhr, op deem Punkt d'Donnéeën zréck an de CPU.
2.
LVDS Gemeinsam Begrëffer oder Terminologie
1) Differentialpaar: bezitt sech op d'LVDS Signaliwwerdroung mat zwee Ausgangstreiber fir zwou Iwwerdroungslinnen ze fueren, eng dréit d'Signal an déi aner dréit säi komplementär Signal.D'Signal erfuerderlech ass den Ënnerscheed an der Spannung iwwer déi zwou Iwwerdroungslinnen, déi d'Signalinformatioun droen fir ze iwwerdroen.
2) Signalpaar: bezitt sech op den LVDS Interface Circuit wou den Ausgang vun all Dateniwwerdroungskanal oder Aueriwwerdroungskanal zwee Signaler ass (positiv an negativ Ausgänge)
3) Quell: En Apparat deen eng Sammlung vun Text, Grafiken, Biller, Audio a Videodaten generéiert.
4) Empfänger (Sink): den Apparat deen d'Donnéeën veraarbecht a weist.
5) FPD-LINK: Flat Panel Display Link, eng High-Speed-Digital Video Interface Spezifikatioun baséiert op dem LVDS Standard erstallt vum National Semiconductor am Joer 1996 (kaaft vun Texas Instruments TI am Joer 2011) fir Datenübertragung vum Grafikkontroller op den LCD z'ënnerstëtzen. panel.
6) GMSL: Gigabit Multimedia Serial Link, de LVDS Signal Transmissioun Protokoll Format entwéckelt vum Maxim baséiert op der LVDS Standard.
7) Forward Channel: En Héichgeschwindeg Dateniwwerdroungskanal vum Serializer op den Deserializer.
8) Backchannel: Och Reverse Channel genannt, bezitt sech op de Low-Speed-Dateniwwerdroungskanal vum Deserializer op de Serializer.
