Merrillchip Nei & Original op Lager Elektronesch Komponenten Integréiert Circuit IC DS90UB928QSQX/NOPB

1.

FPDLINK ass en High-Speed-Differential-Transmissiounsbus entworf vum TI, haaptsächlech benotzt fir Bilddaten ze vermëttelen, wéi Kamera- a Displaydaten.De Standard entwéckelt sech stänneg, vun der ursprénglecher Pair vu Linnen déi 720P @ 60fps Biller iwwerdroen bis zur aktueller Fäegkeet fir 1080P @ 60fps ze vermëttelen, mat spéider Chips déi nach méi héich Bildopléisungen ënnerstëtzen.D'Transmissiounsdistanz ass och ganz laang, erreecht ongeféier 20m, wat et ideal mécht fir Autosapplikatiounen.

FPDLINK huet e High-Speed-Forward-Kanal fir d'Transmissioun vun High-Speed-Bilddaten an e klengen Deel vu Kontrolldaten.Et gëtt och e relativ niddereg-Vitesse Récksäit Kanal fir d'Transmissioun vun ëmgedréint Kontroll Informatiounen.D'Forward an d'Réckkommunikatioun bilden e bi-direktionalen Kontrollkanal, wat zum schlauen Design vum I2C an FPDLINK féiert, deen an dësem Pabeier diskutéiert gëtt.

FPDLINK gëtt mat engem Serializer an engem Deserializer matenee gepaart benotzt, d'CPU kann entweder mam Serializer oder dem Deserializer verbonne sinn, ofhängeg vun der Applikatioun.Zum Beispill, an enger Kameraapplikatioun verbënnt de Kamerasensor mam Serializer a schéckt Daten un den Deserializer, während d'CPU d'Donnéeën aus dem Deserializer kritt.An enger Displayapplikatioun schéckt d'CPU Daten un de Serializer an den Deserializer kritt d'Donnéeën vum Serializer a schéckt se op den LCD-Bildschierm fir ze weisen.

2.

D'CPU's i2c kann dann un de Serializer oder dem Deserializer i2c verbonne sinn.De FPDLINK-Chip kritt d'I2C-Informatioun, déi vun der CPU geschéckt gëtt, a vermëttelt d'I2C-Informatioun op den aneren Enn iwwer de FPDLINK.Wéi mir wëssen, am i2c Protokoll ass de SDA iwwer SCL synchroniséiert.Am allgemengen Uwendungen sinn d'Donnéeën um eropgaang Rand vum SCL gespaart, wat erfuerdert datt de Master oder Sklave prett ass fir Daten um falende Rand vum SCL.Wéi och ëmmer, a FPDLINK, well d'FPDLINK Iwwerdroung Zäit ass, gëtt et kee Problem wann de Master Daten schéckt, héchstens kritt de Sklave d'Donnéeën e puer Auer méi spéit wéi de Master se schéckt, awer et gëtt e Problem wann de Sklave dem Master äntwert , zum Beispill, wann de Sklave dem Master mat engem ACK reagéiert wann den ACK un de Master iwwerdroe gëtt, ass et scho méi spéit wéi d'Zäit, déi vum Sklave geschéckt gëtt, dh et ass schonn duerch d'FPDLINK Verzögerung gaang a kann d'Steigerung verpasst hunn Rand vum SCL.

Glécklecherweis hëlt den i2c Protokoll dës Situatioun berücksichtegt.i2c spezifizéiert eng Eegeschafte genannt i2c Stretch, dat heescht datt den i2c Sklave den SCL erof zéie kann ier en den ACK schéckt wann et net fäerdeg ass, sou datt de Master fällt wann Dir probéiert de SCL erop ze zéien, sou datt de Master weider probéiert zitt de SCL erop a waart op den, Dofir wann Dir d'i2c Welleform op der FPDLINK Sklave-Säit analyséiert, fanne mir datt all Kéier wann de Sklave-Adress-Deel geschéckt gëtt, ginn et nëmmen 8 Bits, an den ACK gëtt méi spéit geäntwert.

TI's FPDLINK Chip profitéiert voll vun dëser Fonktioun, amplaz einfach déi empfaangen i2c-Welleform weiderzebréngen (dh de selwechte Baudrate wéi de Sender ze halen), schéckt se déi empfaangen Donnéeën mat der Baudrate, déi um FPDLINK-Chip festgesat ass, nei.Dëst ass dofir wichteg ze notéieren wann Dir d'i2c Welleform op der FPDLINK Sklave Säit analyséiert.D'CPU i2c Baudrate kann 400K sinn, awer den i2c Baudrate op der FPDLINK Sklave Säit ass 100K oder 1M, ofhängeg vun den SCL héich an niddreg Astellungen am FPDLINK Chip.