bestellen_bg

Produiten

Nei an originell LCMXO2-2000HC-4TG144C Integréiert Circuit

kuerz Beschreiwung:

D'MachXO2 Famill vun ultra niddereg Kraaft, Instant-on, net-flüchtlech PLDs huet sechs Apparater mat Dicht vun 256 bis 6864 Look-Up Tables (LUTs).Zousätzlech zu LUT-baséiert, bëlleg programméierbar Logik hunn dës Apparater Embedded Block RAM (EBR), Distributed RAM, User Flash Memory (UFM), Phase Locked Loops (PLLs), pre-engagéiert Quellsynchron I/O Support, fortgeschratt Konfiguratioun Ënnerstëtzung inklusiv Dual-Boot Kapazitéit a gehärte Versioune vun allgemeng benotzte Funktiounen wéi SPI Controller, I2C Controller an Timer / Konter.Dës Fonctiounen erlaben dës Apparater an niddreg Käschten benotzt ginn, héich Volume Konsument a System Uwendungen.


Produit Detailer

Produit Tags

Produit Attributer

TYPE BESCHREIWUNG
Kategorie Integréiert Circuits (ICs)Embedded - FPGAs (Field Programmable Gate Array)
Mfr D'Käschte vum Aktien Lattice Semiconductor Corporation
Serie MachXO2
Package Schacht
Produit Status Aktiv
Zuel vun LABs / CLBs 264
Zuel vun Logik Elementer / Zellen 2112
Total RAM Bits 75776
Zuel vun ech / O 111
Spannung - Versuergung 2.375V ~ 3.465V
Montéierung Typ Surface Mount
Operatioun Temperatur 0°C ~ 85°C (TJ)
Package / Fall 144-LQFP
Fournisseur Apparat Package 144-TQFP (20x20)
Basis Produit Zuel LCMXO2-2000
SPQ 60/pcs

Aféierung

Feld programméierbar Gate-Array, dat ass d'Produkt vun der Weiderentwécklung op Basis vu programméierbaren Apparater wéi PAL, GAL, CPLD a sou weider.Et erschéngt als semi-custom Circuit am Beräich vun Applikatioun-spezifesch integréiert Kreesleef (ASICs), déi net nëmmen d'Mängel vun Mooss Kreesleef léist, mä och d'Mängel vun der limitéiert Zuel vun original programméierbar Apparat Gate Circuit iwwerwonne.

Aarbechtsprinzip

De FPGA adoptéiert en neit Konzept vu Logikzellarray LCA (Logic Cell Array), déi dräi Deeler enthält: konfiguréierbar Logikmodul CLB, Ausgangsinputmodul IOB (Input Output Block) an intern Verbindung (Interconnect).D'Basis Feature vu FPGAs sinn:
1) Mat FPGA fir ASIC Kreesleef ze designen, brauche Benotzer keng Chips ze produzéieren fir e passenden Chip ze kréien.
2) D'FPGA kann als Pilot Exemplar vun anere komplett personaliséiert oder semi-personaliséiert ASIC Circuits benotzt ginn.
3) D'FPGA huet e Räichtum vu Flip-Flops an I / O Pins dobannen.
4) De FPGA ass ee vun den Apparater mat dem kürzeste Designzyklus, déi niddregsten Entwécklungskäschte an de niddregsten Risiko am ASIC Circuit.
5) D'FPGA adoptéiert High-Speed-CHMOS-Prozess, nidderegen Energieverbrauch, a ka mat CMOS- an TTL-Niveauen kompatibel sinn.
Et kann gesot ginn datt FPGA Chips eng vun de beschte Choixe fir kleng Batchsystemer sinn fir Systemintegratioun an Zouverlässegkeet ze verbesseren.

De FPGA ass programméiert vun engem Programm am On-Chip RAM gespäichert fir säin Operatiounszoustand ze setzen, sou datt den On-Chip RAM muss programméiert ginn wann Dir schafft.D'Benotzer kënne verschidde Programméierungsmethoden no verschiddene Konfiguratiounsmodi benotzen.

Beim Power-on liest de FPGA-Chip d'Donnéeën vum EPROM an den On-Chip-Programméierungs-RAM, an nodeems d'Konfiguratioun fäerdeg ass, geet d'FPGA an den Aarbechtszoustand.Nodeems d'Kraaft verluer ass, geet d'FPGA zréck op wäiss Blieder, an déi intern logesch Relatioun verschwënnt, sou datt d'FPGA ëmmer erëm benotzt ka ginn.FPGA Programméierung erfuerdert keen dedizéierten FPGA Programméierer, nëmmen en allgemeng Zweck EPROM a PROM Programméierer.Wann Dir d'FPGA Funktioun änneren musst, ännert just den EPROM.Op dës Manéier kënnen déiselwecht FPGA, verschidde Programméierungsdaten, verschidde Circuitfunktiounen produzéieren.Dofir ass d'Benotzung vu FPGAs ganz flexibel.

Konfiguratiounsmodi

D'FPGA huet eng Rei vun Configuratioun Modi: parallel Haaptmodus ass eng FPGA plus eng EPROM;Master-Sklave Modus kann e PIECE PROM programméiere verschidde FPGAs ënnerstëtzen;Serien Modus kann mat Serien PROM FPGA programméiert ginn;Peripherie Modus erlaabt datt d'FPGA als Peripherie vun engem Mikroprozessor benotzt gëtt, programméiert vum Mikroprozessor.

Themen wéi séier Timing Zoumaache erreechen, Stroumverbrauch a Käschten reduzéieren, Auermanagement optimiséieren an d'Komplexitéit vun FPGA- a PCB-Designs reduzéieren sinn ëmmer Schlësselprobleemer fir Systemdesigningenieuren déi FPGAs benotzen.Haut, wéi FPGAs a Richtung méi héijer Dicht, méi grouss Kapazitéit, manner Stroumverbrauch a méi IP Integratioun bewegen, profitéiere Systemdesigningenieuren vun dësen superieure Leeschtungen wärend se mat neien Design Erausfuerderunge konfrontéiert sinn wéinst den eemolegen Niveaue vun der Leeschtung a Kapazitéit vun FPGAs.


  • virdrun:
  • Nächste:

  • Schreift äre Message hei a schéckt en un eis