Produit Attributer

Intel enthält 3D Chip Detailer: fäeg 100 Milliarde Transistoren ze stackelen, plangt am Joer 2023 ze starten

Den 3D gestackte Chip ass Intel seng nei Richtung fir dem Moore säi Gesetz erauszefuerderen andeems d'Logikkomponenten am Chip stackelen fir d'Dicht vun CPUs, GPUs an AI Prozessoren dramatesch ze erhéijen.Mat Chip-Prozesser, déi no engem Stëllstand kommen, kann dëst deen eenzege Wee sinn fir weider d'Leeschtung ze verbesseren.

Viru kuerzem huet Intel nei Detailer vu sengem 3D Foveros Chip Design fir den Upëff vum Meteor Lake, Arrow Lake, a Lunar Lake Chips op der Hallefleitindustrie Konferenz Hot Chips 34 presentéiert.

Rezent Rumeuren hu virgeschloen datt den Intel Meteor Lake verspéit gëtt wéinst der Bedierfnes fir Intel's GPU Fliesen / Chipset vum TSMC 3nm Node op den 5nm Node ze wiesselen.Wärend Intel nach ëmmer keng Informatioun iwwer de spezifesche Node gedeelt huet deen se fir d'GPU benotzt, sot e Firmevertrieder datt de geplangte Node fir d'GPU Komponent net geännert huet an datt de Prozessor op der Streck ass fir eng on-time Verëffentlechung am Joer 2023.

Notamment wäert dës Kéier Intel nëmmen ee vun de véier Komponenten produzéieren (den CPU-Deel) benotzt fir seng Meteor Lake Chips ze bauen - TSMC wäert déi aner dräi produzéieren.Industriequellen weisen datt d'GPU Fliesen TSMC N5 ass (5nm Prozess).

Intel huet déi lescht Biller vum Meteor Lake Prozessor gedeelt, deen den Intel's 4 Prozessknuet (7nm Prozess) benotzt a wäert fir d'éischt de Maart als mobilen Prozessor mat sechs grousse Cores an zwee kleng Cores schloen.D'Meteor Lake a Arrow Lake Chips decken d'Bedierfnesser vun den mobilen an Desktop PC Mäert, während de Lunar Lake an dënnen a liichte Notizbicher benotzt gëtt, deen den 15W an ënnen Maart deckt.

Fortschrëtter an der Verpakung an Interconnects änneren séier d'Gesiicht vu modernen Prozessoren.Béid sinn elo sou wichteg wéi déi ënnerierdesch Prozessnode Technologie - a wahrscheinlech méi wichteg op e puer Weeër.

Vill vun Intel Verëffentlechungen um Méindeg konzentréiert sech op seng 3D Foveros Verpackungstechnologie, déi als Basis fir seng Meteor Lake, Arrow Lake a Lunar Lake Prozessoren fir de Konsumentmaart benotzt gëtt.Dës Technologie erlaabt Intel vertikal kleng Chips op engem vereenegt Basis Chip mat Foveros Interconnects ze stackelen.Intel benotzt och Foveros fir seng Ponte Vecchio a Rialto Bridge GPUs an Agilex FPGAs, sou datt et als Basisdaten Technologie fir e puer vun den nächste Generatioun Produkter vun der Firma ugesi ka ginn.

Intel huet virdru 3D Foveros op seng Low-Volumen Lakefield Prozessoren op de Maart bruecht, awer de 4-Fliesen Meteor Lake a bal 50-Fliesen Ponte Vecchio sinn déi éischt Chips vun der Firma déi mat der Technologie Mass produzéiert ginn.Nom Arrow Lake wäert Intel op den neien UCI Interconnect iwwergoen, wat et erlaabt de Chipset-Ökosystem mat enger standardiséierter Interface anzeginn.

Intel huet verroden datt et véier Meteor Lake Chipsets (genannt "Fliesen / Fliesen" am Intel Sproch) op der passiver Foveros Zwëschenschicht / Basis Fliesen placéiert.D'Basis Fliesen am Meteor Lake ass anescht wéi deen am Lakefield, wat an engem Sënn als SoC ugesi ka ginn.3D Foveros Verpackungstechnologie ënnerstëtzt och eng aktiv Tëschestatioun.Intel seet datt et e Low-Cost a Low-Power optimiséiert 22FFL Prozess benotzt (déi selwecht wéi Lakefield) fir d'Foveros Interposer Layer ze fabrizéieren.Intel bitt och eng aktualiséiert 'Intel 16' Variant vun dësem Node fir seng Schmelzservicer, awer et ass net kloer wéi eng Versioun vum Meteor Lake Base Fliesen Intel wäert benotzen.

Intel installéiert Rechenmoduler, I/O Blocks, SoC Blocks, a Grafikblocken (GPUs) mat Intel 4 Prozesser op dëser Zwëschenschicht.All dës Unitéiten sinn vun Intel entworf a benotzen Intel Architektur, mee TSMC wäert OEM der I / O, SoC, an GPU Blocken an hinnen.Dëst bedeit datt Intel nëmmen d'CPU- a Foveros-Blocken produzéiere wäert.

Industriequellen lecken datt den I / O stierwen a SoC am TSMC N6 Prozess gemaach ginn, während d'tGPU TSMC N5 benotzt.(Et ass derwäert ze notéieren datt Intel den I/O Fliesen als 'I/O Expander' oder IOE bezeechent)

Zukünfteg Wirbelen op der Foveros Fahrplang enthalen 25 an 18 Mikron Terrainen.Intel seet datt et souguer theoretesch méiglech ass 1-Mikron Bump Abstand an der Zukunft z'erreechen mat Hybrid Bonded Interconnects (HBI).