XC2C256-7TQG144C QFP144 Xilinx Chips 1.8V Input-Output Quantitéit 118 FLASH PLD IC elektronesch

Produit Attributer

Rapport Produit Informatiounen Feeler

View Ähnlech

Dokumenter & Medien

Ëmwelt- & Export Klassifikatiounen

 E komplexe programméierbare Logik-Apparat (CPLD) ass e Logik-Apparat mat komplett programméierbaren AN / ODER Arrays a Makrozellen.Macrocells sinn d'Haaptbausteng vun engem CPLD, déi komplex Logik Operatiounen a Logik enthalen fir disjunctive normal Form Ausdréck ëmzesetzen.AN / ODER Arrays si komplett reprogramméierbar a verantwortlech fir verschidde Logikfunktiounen auszeféieren.Macrozelle kënnen och als funktionell Block definéiert ginn, verantwortlech fir sequentiell oder kombinatoresch Logik auszeféieren.

 E komplexe programméierbare Logik-Apparat ass en innovativt Produkt am Verglach mat fréiere Logik-Geräter wéi programméierbar Logik-Arrays (PLAs) a Programméierbar Array Logik (PAL).Déi fréier Logik Geräter waren net programméierbar, sou datt d'Logik gebaut gouf andeems Dir verschidde Logik Chips kombinéiert.E CPLD huet eng Komplexitéit tëscht PALs a Feldprogramméierbar Gate Arrays (FPGAs).Et huet och d'architektonesch Feature vu béide PALs an FPGAs.Den Haaptarchitektoneschen Ënnerscheed tëscht engem CPLD an FPGA ass datt FPGAs op Lookup Dëscher baséieren, wärend CPLDs op Mier vu Paarte baséieren.

Déi gemeinsam Feature vu CPLDs an FPGAs sinn datt se béid grouss Zuel vu Paarte a flexibel Bestëmmunge fir Logik hunn.Wärend gemeinsam Funktiounen tëscht CPLDs a PALs net-flüchteg Konfiguratiounsspeicher enthalen.CPLDs si Leader am Maart vu programméierbaren Logik Geräter, mat multiple Virdeeler wéi fortgeschratt Programméierung, niddreg Käschten, net flüchteg an einfach ze benotzen.

 Akomplex programméierbar Logik Apparat(CPLD) ass aProgramméierbar Logik Apparatmat Komplexitéit tëscht dem vunPALsanFPGAs, an architektonesch Fonctiounen vun deenen zwee.Den Haaptbausteen vum CPLD ass engmacrocell, déi Logik Ëmsetzung enthältdisjunctive normal FormAusdréck a méi spezialiséiert Logik Operatiounen.

Eegeschaften[änneren]

E puer vun de CPLD Funktiounen sinn gemeinsam matPALs:

• Net-flüchtege Configuratioun Erënnerung.Am Géigesaz zu ville FPGAs, eng extern KonfiguratiounROMass net erfuerderlech, an de CPLD kann direkt beim Systemstart funktionnéieren.
• Fir vill legacy CPLD-Geräter beschränkt d'Routing déi meescht Logikblocken fir Input- an Ausgangssignaler mat externe Pins verbonnen ze hunn, reduzéiert d'Méiglechkeeten fir intern Staatsspeicherung an déif Schichten Logik.Dëst ass normalerweis net e Faktor fir méi grouss CPLDs an méi nei CPLD Produktfamilljen.

Aner Fonctiounen sinn gemeinsam matFPGAs:

• Grouss Zuel vu Paarte verfügbar.CPLDs hunn normalerweis d'Äquivalent vun Dausende bis Zéngdausende vunlogesch Paarte, erlaabt d'Ëmsetzung vun mëttelméisseg komplizéierten Dateveraarbechtungsapparater.PALs hunn typesch e puer honnert Paart-Äquivalenten am meeschten, während FPGAs typesch vun Zéngdausende bis e puer Millioune variéieren.
• Puer Dispositioune fir Logik méi flexibel wéiZomm vum ProduktAusdrock, dorënner komplizéiert Feedback Weeër tëscht Makro Zellen, a spezialiséiert Logik fir Ëmsetzung verschidde allgemeng benotzt Funktiounen, wéi z.ganz Zuel arithmetik.

De merkbarsten Ënnerscheed tëscht engem groussen CPLD an enger klenger FPGA ass d'Präsenz vun on-Chip net-flüchtege Erënnerung am CPLD, wat et erlaabt CPLDs fir "bootloader” Fonctiounen, ier Dir d'Kontroll un aner Apparater iwwerginn déi net hir eege permanent Programmlagerung hunn.E gutt Beispill ass wou e CPLD benotzt gëtt fir Konfiguratiounsdaten fir eng FPGA aus net-flüchtlech Erënnerung ze lueden.^[1]

Ënnerscheeder [änneren]

CPLDs waren en evolutive Schrëtt vun nach méi klengen Apparater déi hinnen virdru waren,PLAs(éischt geliwwert vumSignetik), anPALs.Dës am Tour goufen virumStandard LogikProdukter, déi keng Programméierbarkeet ubidden a benotzt gi fir Logikfunktiounen ze bauen andeems se e puer Standard Logik Chips (oder Honnerte vun hinnen) matenee verbannen (normalerweis mat Drot op engem gedréckte Circuit Board oder Boards, awer heiansdo, besonnesch fir Prototyping, benotztDrot ëmklammenVerkabelung).

Den Haaptunterscheed tëscht FPGA an CPLD Apparatarchitekturen ass datt CPLDs intern baséiert opBléck-up Dëscher(LUTs) während FPGAs benotzenlogesch Blocks.