XCVU9P-2FLGA2104I - Integréiert Circuits, Embedded, FPGAs (Field Programmable Gate Array)

Prinzip vun der Operatioun:
FPGAs benotzen e Konzept wéi de Logic Cell Array (LCA), deen intern aus dräi Deeler besteet: de Configurable Logic Block (CLB), den Input Output Block (IOB) an den Internal Interconnect.Field Programmable Gate Arrays (FPGAs) si programméierbar Geräter mat enger anerer Architektur wéi traditionell Logikkreesser a Gate Arrays wéi PAL, GAL a CPLD Apparater.D'Logik vun der FPGA gëtt implementéiert andeems d'intern statesch Gedächtniszellen mat programméierten Donnéeën gelueden ginn, d'Wäerter, déi an de Gedächtniszellen gespäichert sinn, bestëmmen d'Logikfunktioun vun de Logikzellen an d'Art a Weis wéi d'Moduler matenee verbonne sinn oder mam I/ O.D'Wäerter, déi an den Erënnerungszellen gespäichert sinn, bestëmmen d'logesch Funktioun vun de Logikzellen an d'Art a Weis wéi d'Moduler matenee verbonne sinn oder mat den I/Os, a schlussendlech d'Funktiounen, déi an der FPGA ëmgesat kënne ginn, wat onlimitéiert Programméierung erlaabt .

Chip Design:
Am Verglach mat aneren Aarte vu Chipdesign ass e méi héije Schwell an e méi rigoréise Basisdesignflow normalerweis erfuerderlech iwwer FPGA Chips.Besonnesch den Design sollt enk mat der FPGA-Schema verbonne sinn, wat eng méi grouss Skala vu speziellen Chip-Design erlaabt.Andeems Dir Matlab a speziellen Designalgorithmen am C benotzt, sollt et méiglech sinn eng glat Transformatioun an all Richtungen z'erreechen an doduerch sécherzestellen datt et am Aklang mat aktuellen Mainstream Chip Design Denken ass.Wann dat de Fall ass, ass et normalerweis néideg op déi uerdentlech Integratioun vu Komponenten an déi entspriechend Designsprooch ze fokusséieren fir e benotzbaren a liesbare Chipdesign ze garantéieren.D'Benotzung vun FPGAs erméiglecht Bord Debugging, Code Simulatioun an aner Zesummenhang Design Operatiounen fir sécherzestellen, datt den aktuellen Code op eng Manéier geschriwwe gëtt an datt d'Design Léisung de spezifeschen Design Ufuerderunge entsprécht.Zousätzlech zu dësem sollten d'Designalgorithmen prioritär prioritär sinn fir de Projetdesign an d'Effizienz vun der Chipoperatioun ze optimiséieren.Als Designer ass den éischte Schrëtt e spezifesche Algorithmus Modul ze bauen, mat deem den Chipcode verbonnen ass.Dëst ass well pre-entworf Code hëlleft d'Zouverlässegkeet vum Algorithmus ze garantéieren an de gesamt Chip Design wesentlech optiméiert.Mat Full Board Debugging a Simulatiounstestung sollt et méiglech sinn d'Zykluszäit ze reduzéieren déi verbraucht gëtt beim Design vum ganzen Chip bei der Quell an d'Gesamtstruktur vun der existéierender Hardware ze optimiséieren.Dësen neie Produktdesignmodell gëtt dacks benotzt, zum Beispill, wann Dir net-Standard Hardware-Interfaces entwéckelt.

D'Haaptfuerderung am FPGA Design ass d'Hardware System a seng intern Ressourcen vertraut ze ginn, fir sécherzestellen datt d'Designsprooch déi effektiv Koordinatioun vu Komponenten erméiglecht an d'Liesbarkeet an d'Notzung vum Programm ze verbesseren.Dëst stellt och héich Ufuerderungen un den Designer, dee muss Erfahrung a verschidde Projete sammelen fir den Ufuerderunge gerecht ze ginn.

 D'Algorithmus Design muss op raisonnabel konzentréieren fir déi lescht Réalisatioun vum Projet ze garantéieren, eng Léisung fir de Problem baséiert op der aktueller Situatioun vum Projet proposéieren, an d'Effizienz vun der FPGA Operatioun ze verbesseren.No der Bestëmmung vum Algorithmus soll raisonnabel sinn de Modul ze bauen, fir de Code Design méi spéit ze erliichteren.Pre-entworf Code kann am Code Design benotzt ginn fir Effizienz an Zouverlässegkeet ze verbesseren.Am Géigesaz zu ASICs hunn FPGAs e méi kuerzen Entwécklungszyklus a kënne mat Designfuerderunge kombinéiert ginn fir d'Struktur vun der Hardware z'änneren, wat Firmen hëllefe kënnen nei Produkter séier ze lancéieren an d'Bedierfnesser vun der net-Standard Interface Entwécklung treffen wann Kommunikatiounsprotokoller net reift.