Produit Attributer

Mikrosemi

Microsemi Corporation, mat Sëtz zu Irvine, Kalifornien, ass e féierende Designer, Hiersteller, a Vermaart vun héich performant Analog a Mixed Signal integréiert Circuiten an héich Zouverlässegkeet Halbleiteren déi d'Energieversuergung verwalten a kontrolléieren oder reguléieren, schützen géint transient Spannungsspikes a vermëttelen , Signaler ophuelen an verstäerken.

Dem Microsemi seng Produkter enthalen standalone Komponenten an integréierte Circuitléisungen, déi Clientsdesign verbesseren andeems d'Performance an d'Zouverlässegkeet verbesseren, d'Batterien optimiséieren, d'Gréisst reduzéieren an d'Schaltkreesser schützen.Uwendungen.

Aféierung fir FPGAs bei Microsemi

Microsemi huet Actel am Joer 2010 opkaf, wat dem Microsemi seng FPGAs dräi Joerzéngte al mécht.Dem Actel seng FPGAs goufen an de leschte Jorzéngt erfollegräich a méi wéi 300 Weltraumprogrammer benotzt, wat beweist datt dem Actel seng FPGAs ouni Zweifel zouverlässeg sinn.

D'Anti-Fuse-Geräter ware haaptsächlech fir de Militärmaart an net op den zivilen Maart op, sou datt den Androck vum Actel ëmmer obskur war bis 2002, wéi seng innovativ Flash-baséiert FPGAs agefouert goufen, d'Geheimnis vum Actel enthüllt, deen zënter lues a lues gemaach huet. säi Wee op den zivile Marché an ass jidderee bekannt.Déi éischt Flash Architektur FPGA war ProASIC, deem seng Single-Chip Charakteristiken gläichwäerteg mat CPLDs a nidderegen Energieverbrauch an héich Kapazitéit Charakteristiken iwwer déi vun CPLDs gewonnen hunn de Luef vun Entwécklungsingenieuren, a méi a méi Leit hunn Flash Architektur FPGAs benotzt fir déi originell CPLDs ze ersetzen an SRAM FPGAs.

Wéi d'Bedierfnesser vun der Gesellschaft weider änneren, verbessert d'Actel stänneg seng FPGA Technologie, raffinéiert a beräichert d'Funktiounen an intern Ressourcen vun FPGAs stänneg, an 2005 huet Actel déi drëtt Generatioun vu Flash Architektur FPGAs gestart - de ProASIC3 / E.Den erfollegräiche Start vum ProASIC3 / E huet eng nei Entwécklungswelle gefeiert.Den erfollegräiche Start vun der ProASIC3 / E huet eng nei "Schluecht" tëscht FPGAs ugekënnegt.D'ProASIC3 / E Famill gouf entworf als Äntwert op eng staark Maartfuerderung fir voll ausgestattete Low-Cost FPGAs fir Konsumenten, Automotive an aner kaschtempfindlech Uwendungen.Déi folgend sinn d'Produkter vun Actel.

Fusioun: déi éischt FPGA vun der Industrie mat Analog Funktionalitéit, integréiert 12-Bit AD, Flash Memory, RTC, an aner Komponenten fir SoC eng Realitéit ze maachen.

IGLOO: en ultra-niddereg Kraaft FPGA mat engem eenzegaartege Flash *Freeze Schlofmodus, an deem den niddregsten Stroumverbrauch bis zu 5µW ass an den Zoustand vum RAM a Registere bewahrt ass.

IGLOO2: optimiséiert I/O baséiert op IGLOO, bitt eng super Unzuel vun I/O Ports, Ënnerstëtzung fir Smitter Trigger Input, Hot-Plugging, an aner Funktiounen.

ProASIC3L: Fonctiounen net nëmmen déi héich Leeschtung vun ProASIC3 awer och niddereg Muecht Konsum.

Nano: den niddregsten Energieverbrauch vun der Industrie FPGA, mat engem minimale statesche Stroumverbrauch vun 2µW, mat engem ultra-klengen 3mm * 3mm Package an ultra-niddereg Startpräis vun US $ 0.46.

Dës Serie sinn all Deel vun Actel d'drëtt Generatioun Flash Architektur FPGAs, deenen hir verschidde Fonctiounen d'Bedierfnesser vu verschiddene Mäert entspriechen kënnen an d'Benotzer eng breet Palette vun Optiounen an onerwaart Effekter bréngen fir d'Kompetitivitéit vun hire Produkter ze verbesseren.Loosst eis déi spannend Feature vun der drëtter Generatioun Flash Architektur FPGAs vum Actel kucken.

Polarfire FPGA Famill

Microsemi's PolarFire FPGAs sinn fënnefter Generatioun net-flüchteg FPGA-Geräter mat der leschter 28nm net-flüchtlecher Prozesstechnologie, mëttlerer Dicht, an niddregsten Energieverbrauch, integréiert nidderegst Kraaft FPGA Architektur, niddregst Kraaft 12.7Gbps Transceiver, agebaute Low Power Dual PCI Express Gen2 (EP / RP) souwéi optional Datesécherheetsapparater an en integréierte Low-Power Verschlësselungs-Co-Prozessor.Mat bis zu 481K Logikzellen, Betribsspannungen vun 1.0V-1.05V, an Operatiounstemperaturen vu kommerziellen (0°C - 100°C) an industriellen (-40°C - 100°C), ass Microsemi seng FPGA Produktlinn breet, an de Start vu PolarFire erweidert säi potenzielle Maart fir FPGAs op den $ 2.5 Milliarde Medium Dicht Apparat Maart.

Firwat benotzen Microsemi FPGAs

1 Héich Sécherheet

D'Sécherheet vun der Actel Flash Architektur FPGAs gëtt an 3 Schichten vum Schutz reflektéiert.

Déi éischt Schicht gehéiert zu der kierperlecher Schicht vum Schutz, d'Transistoren vun der drëtter Generatioun Flash Architektur FPGAs vum Actel sinn duerch 7 Schichten aus Metall geschützt, d'Ewechhuele vun der Metallschicht ass ganz schwéier ëmgedréint ze erreechen (duerch verschidde Mëttele fir e Metal ze läschen Layer fir de Schaltzoustand vun den internen Transistoren ze gesinn an domat den Design ze reproduzéieren);Flash FPGAs sinn net liichtflüchtege, keen externen Configuratioun Chip ass néideg, Single Chip, Et kann ugedriwwen an ouni Angscht vun Offangen vun der Daten Baach während der Configuratioun Prozess ugedriwwe ginn.

Déi zweet Schicht ass d'Flash Lock Verschlësselungstechnologie, déi wéi den Numm et scho seet e Sperreffekt op d'Flash Zellen ass.Et ass en 128-Bit Verschlësselungsalgorithmus, deen onerlaabt Operatiounen um Chip verhënnert andeems de Schlëssel zum Chip erofgeluede gëtt fir d'Verschlësselung, an ouni de Schlëssel kann den Chip net programméiert, geläscht, verifizéiert ginn, etc. Déi zweet Schicht ass d'Flash Lock Verschlësselung. Technologie, wat en 128-Bit Verschlësselungsalgorithmus ass, deen onerlaabt Operatiounen um Chip verhënnert andeems de Schlëssel zum Chip fir d'Verschlësselung erofgeluede gëtt.

Déi drëtt Schicht ass eng Technologie déi Programméierungsdateien verschlësselt mat dem internationale Standard AES Verschlësselungsalgorithmus, e Verschlësselungsalgorithmus deen dem US Federal Information Processing Standards (FIPS) Dokument 192 hält, wat vun US Regierungsagenturen benotzt gëtt fir sensibel an ëffentlech Informatioun ze schützen.Den Algorithmus kann ongeféier 3,4 x 1038 128-Bit Schlësselen enthalen, am Verglach mat der 56-Bit Schlësselgréisst am fréiere DES Standard, deen ongeféier 7,2 x 1016 Schlësselen ubitt.Am Joer 2000 huet den National Institute of Standards and Technology (NIST) den AES Standard ugeholl fir den 1977 DES Standard ze ersetzen, wat d'Zouverlässegkeet vun der Verschlësselung staark verbessert huet.NIST illustréiert déi theoretesch Sécherheet, déi vun AES zur Verfügung gestallt gëtt, andeems e weist datt wann e Rechensystem e 56-Bit DES Schlëssel an enger Sekonn knacken kann, et ongeféier 149 Billioun Joer daueren kann fir en 128-Bit AES Schlëssel ze knacken, während d'Universum dokumentéiert ass manner wéi 20 Milliarde Joer al, also kënnt Dir Iech virstellen wéi zouverlässeg d'Sécherheet ass.

Actel Flash FPGAs, baséiert op dem uewe genannte Triple Schutz, erlaabt dem Benotzer seng wäertvoll IP gutt geschützt ze ginn an och Remote ISP méiglech ze maachen, wat déi zouverlässeg Sécherheet fir programméierbar Logik Designs ubitt.

2 Héich Zouverlässegkeet

Zwou Aarte vu Feeler sinn inévitabel an SRAM-baséiert Transistoren: Soft Error a Firm Error, déi duerch héich-Energiepartikelen (Neutronen, Partikelen) an der Atmosphär verursaacht ginn, déi d'SRAM Transistoren bombardéieren, déi, wéinst hirem héijen Energiegehalt, kënne änneren. den Zoustand vum Transistor während der Kollisioun mat engem bestëmmte Transistor.

De sougenannte Softfehler ass haaptsächlech fir SRAM-Erënnerung, zB SRAM, DRAM, etc.. Wann e High-Energy-Partikel op d'Datespeicher vum SRAM trefft, gëtt den Datenzoustand ëmgedréint, vun 0 op 1 oder 1 op 0, wat resultéiert an en temporäre Datefeeler, dee verschwannen wann d'Donnéeën ëmgeschriwwe ginn.Dëst sinn erhuelbare Feeler a kënne reduzéiert ginn duerch d'FPGA's agebaute Fehlererkennung a Korrektur (EDAC) Circuit.

E Firmwarefehler ass wann d'SRAM FPGA Konfiguratiounszell oder d'Kablingsstruktur vun energesche Partikelen an der Atmosphär bombardéiert gëtt, wat zu enger Verännerung vun der Logikfunktioun oder engem Drotfehler resultéiert deen zu engem komplette Systemfehler resultéiert a bleift bis kontrolléiert a korrigéiert.

D'Actel Flash Architektur ass immun géint Firmware Feeler wéinst senger eenzegaarteger Flash Technologie, déi eng Héichspannung erfuerdert fir den Zoustand vun engem Transistor am Flash Prozess z'änneren, eng Fuerderung déi net duerch normal energesche Partikel erfëllt ka ginn, sou datt d'Drohung bal net ass. - existéieren.

3 Niddereg Stroumverbrauch

Et gi generell véier Zorte vu Stroumverbrauch an FPGAs: Power-up Power, Configuration Power, statesch Kraaft an dynamesch Kraaft.Allgemeng hunn FPGAs all véier Aarte vu Stroumverbrauch, während Actel Flash FPGAs nëmmen statesch Kraaft an dynamesch Kraaft hunn, keng Power-up Kraaft oder Konfiguratiounskraaft, well Power-up net e groussen Startstroum erfuerdert, a Power-Down. ass net flüchteg a erfuerdert kee Konfiguratiounsprozess.

Flash-baséiert FPGAs besteet aus zwee Transistoren pro programméierbare Schalter, während SRAM-baséiert FPGAs aus sechs Transistoren pro programméierbare Schalter zesummegesat sinn, also reng a punkto Schalter Energieverbrauchsanalyse verbrauchen Flash FPGAs vill manner Kraaft wéi SRAM FPGAs.

D'Fusion-Serie ënnerstëtzt e Low-Energieverbrauchsmodus, wou de Chip selwer eng 1,5 V Spannung fir de Kär ubitt a kann duerch den internen RTC an d'Logik vun der FPGA gedréckt a wackelen fir méi nidderegen Energieverbrauch z'erreechen;d'Actel IGLOO an IGLOO + Serie vu FPGAs si fir handheld Uwendungen entworf mat sengem eenzegaartege Flash * Freeze Modus kann statesche Stroumverbrauch op sou niddereg wéi 5uW reduzéieren an Daten aus RAM späicheren.

Actel Flash FPGAs verbrauchen vill manner Kraaft wéi d'Konkurrenz, souwuel statesch an dynamesch, a kënnen an Uwendungen benotzt ginn, déi Muechtempfindlech sinn a wéineg Stroumverbrauch erfuerderen, zB PDAs, Spillkonsolen, etc.