(Elektronesch Komponenten) 5V927PGGI8

Produit Attributer

Dokumenter & Medien

Ëmwelt- & Export Klassifikatiounen

Zousätzlech Ressourcen

Produit Detailer
24-BIT DIGITAL SIGNAL PROCESSOR

De Motorola DSP56307, e Member vun der DSP56300 Famill vun programméierbaren Digital Signal Prozessoren (DSPs), ënnerstëtzt drahtlose Infrastrukturapplikatiounen mat allgemenge Filteroperatiounen.Den on-Chip verstäerkten Filtercoprocessor (EFCOP) veraarbecht Filteralgorithmen parallel mat der Kernoperatioun, sou datt d'Gesamt DSP Leeschtung an Effizienz erhéicht ginn.Wéi déi aner Familljemembere benotzt den DSP56307 en High-Performance, Single-Clock-Zyklus-pro-Instruktiounsmotor (Code-kompatibel mat Motorolas populärer DSP56000 Kärfamill), e Barrel Shifter, 24-Bit Adresséierung, en Instruktiounscache, an en direkten Erënnerung Zougang Controller, wéi an der Figur 1. D'DSP56307 offréiert Leeschtung pa 100 Milliounen Uweisungen (MIPS) pro Sekonn eng intern 100 MHz Auer mat 2,5 Volt Kär an onofhängeg 3,3 Volt Input / Ausgang Muecht benotzt.

Iwwersiicht
Mat der zweeter Generatioun ASMBL (Advanced Silicon Modular Block) Kolonn-baséiert Architektur, enthält den XC5VLX330T-3FFG1738I fënnef verschidde Plattformen (Ënnerfamilien), déi meeschte Choix vun all FPGA Famill.All Plattform enthält en anert Verhältnis vu Funktiounen fir d'Bedierfnesser vun enger grousser Villfalt vu fortgeschratt Logik Designs unzegoen.Zousätzlech zum fortgeschrattsten, héich performante Logik Stoff, XC5VLX330T-3FFG1738I FPGAs enthalen vill Hard-IP System Niveau Blocks, dorënner mächteg 36-Kbit Block RAM / FIFOs, zweet Generatioun 25 x 18 DSP Scheiwen, Wielt IO Technologie mat gebaut- an digital kontrolléierter Impedanz, Chip Sync Quellsynchron Interface Blocks, System Monitor Funktionalitéit,

EEGESCHAFTEN
High-Performance DSP56300 Kär
● 100 Milliounen Instruktiounen pro Sekonn (MIPS) mat enger 100 MHz Auer um 2,5 V Kär an 3,3 VI/O
● Objektcode kompatibel mam DSP56000 Kär
● Héich parallel Instruktiounsset
● Data arithmetesch Logik Eenheet (ALU)
- Voll pipelined 24 x 24-bëssen parallel multiplier-akkumulator
- 56-Bit Parallel Barrel Shifter (schnell Verréckelung an Normaliséierung; Bit Stream Generatioun a Parsing)
- Bedingung ALU Uweisungen
- 24-Bit oder 16-Bit arithmetesch Ënnerstëtzung ënner Software Kontroll
● Programm Kontroll Eenheet (PCU)
- Positioun onofhängeg Code (PIC) Ënnerstëtzung
- Adresséierungsmodi optiméiert fir DSP Uwendungen (inklusiv direkt Offsets)
- On-Chip Uweisunge Cache Controller
- On-Chip Erënnerung-erweiderbar Hardware Stack
- Nested Hardware DO Schleifen
- Schnell Auto-Retour ënnerbrach
● Direct Memory Access (DMA)
- Sechs DMA Channels ënnerstëtzen intern an extern Zougang
- Een-, zwee- an dräidimensional Transfere (inklusiv kreesfërmeg Puffer)
- Enn-vun-Block-Transfer Ënnerbriechungen
- Ausléiser vun Ënnerbriechungslinnen an all Peripherieger
● Phase-locked Loop (PLL)
- Erlaabt Ännerung vun niddereg Muecht deelen Faktor (DF) ouni Verloscht vun Spär
- Ausgang Auer mat Skew Eliminatioun
● Hardware Debugging Ënnerstëtzung
- On-Chip Emulation (On CE) Modul
- Joint Test Action Group (JTAG) Test Access Port (TAP)
- Adress Spuer Modus reflektéiert intern Programm RAM Zougang zu externen port