XC7Z100-2FFG900I - Integréiert Circuits, Embedded, System On Chip (SoC)

Basis SoC Architektur

Eng typesch System-on-Chip Architektur besteet aus de folgende Komponenten:
- Op d'mannst ee Mikrokontroller (MCU) oder Mikroprozessor (MPU) oder digitale Signalprozessor (DSP), awer et kënne verschidde Prozessorkäre sinn.
- D'Erënnerung kann een oder méi vu RAM, ROM, EEPROM a Flash Memory sinn.
- Oszilléierer a Phase-gespaarten Loop Circuit fir Zäitpulssignaler ze liwweren.
- Peripherieger besteet aus Teller an Timer, Stroumversuergungskreesser.
- Interfaces fir verschidde Konnektivitéitsnormen wéi USB, FireWire, Ethernet, universell asynchronen Transceiver a Serien Peripherieschnëttplazen, etc.
- ADC / DAC fir Konversioun tëscht digitalen an analoge Signaler.
- Spannungsreguléierungskreesser a Spannungsreegler.
Aschränkungen vun SoCs

De Moment ass den Design vu SoC Kommunikatiounsarchitekturen relativ reift.Déi meescht Chipfirmen benotze SoC Architekturen fir hir Chipfabrikatioun.Wéi och ëmmer, wéi kommerziell Uwendungen weiderhin d'Instruktiounskoexistenz a Prévisibilitéit verfollegen, wäert d'Zuel vun de Kären, déi an den Chip integréiert sinn, weider eropgoen a Bus-baséiert SoC Architekturen ginn ëmmer méi schwéier fir déi wuessend Ufuerderunge vum Informatik z'erreechen.D'Haaptrei Manifestatiounen vun dëser sinn
1. schlecht Skalierbarkeet.soC Systemdesign fänkt mat enger Systemfuerderungsanalyse un, déi d'Moduler am Hardwaresystem identifizéiert.Fir datt de System richteg funktionnéiert, ass d'Positioun vun all kierperleche Modul am SoC um Chip relativ fixéiert.Wann de kierperlechen Design ofgeschloss ass, musse Modifikatioune gemaach ginn, wat effektiv e Redesignprozess ka sinn.Op der anerer Säit sinn SoCs baséiert op der Busarchitektur limitéiert an der Unzuel vun de Prozessorkären, déi op hinnen verlängert kënne ginn wéinst dem inherente Schiedskommunikatiounsmechanismus vun der Busarchitektur, dh nëmmen ee Pair vu Prozessorkäre ka gläichzäiteg kommunizéieren.
2. Mat enger Busarchitektur baséiert op engem exklusiven Mechanismus, kann all funktionell Modul an engem SoC nëmme mat anere Moduler am System kommunizéieren wann se d'Kontroll iwwer de Bus kritt hunn.Als Ganzt, wann e Modul kritt Bus Schiedsrichter Rechter fir Kommunikatioun, aner Moduler am System muss waarden bis de Bus fräi ass.
3. Single Auer Synchroniséierung Problem.D'Busstruktur erfuerdert eng global Synchroniséierung, awer, wéi d'Prozess Feature Gréisst méi kleng a méi kleng gëtt, geet d'Betribsfrequenz séier erop, erreecht 10GHz méi spéit, den Impakt, deen duerch d'Verbindungsverzögerung verursaacht gëtt, wäert sou sérieux sinn datt et onméiglech ass e globalen Auerbaum ze designen , a wéinst dem riesegen Auernetzwierk wäert säi Stroumverbrauch de gréissten Deel vum gesamten Energieverbrauch vum Chip besetzen.