bestellen_bg

Produiten

TPD4S014DSQR Original Elektronesch Komponenten INA146UA High Performance 5M160ZE64I5N Integréiert Circuit Mikrokontroll

kuerz Beschreiwung:


Produit Detailer

Produit Tags

Produit Attributer

TYPE BESCHREIWUNG
Kategorie Integréiert Circuits (ICs)Embedded

CPLDs (Complex Programmable Logic Devices)

Mfr Intel
Serie MAX® V
Package Schacht
Produit Status Aktiv
Programméierbar Typ Am System Programméierbar
Verzögerungszeit tpd(1) Max 7 ,5ns
Spannungsversuergung - Intern 1.71V ~ 1.89V
Zuel vun Logik Elementer / Blocks 160
Zuel vun Macrocells 128
Zuel vun ech / O 54
Operatioun Temperatur -40°C ~ 100°C (TJ)
Montéierung Typ Surface Mount
Package / Fall 64-TQFP ausgesat Pad
Fournisseur Apparat Package 64-EQFP (7×7)
Basis Produit Zuel 5M160Z

Dokumenter & Medien

RESOURCE TYPE LINK
Produit Training Moduler Max V Iwwersiicht
Ausgezeechent Produkt MAX® V CPLDs
PCN Design / Spezifizéierung Quartus SW/Web Changes 23/Sep/2021Multi Dev Software Changes 3/Jun/2021
PCN Verpackung Mult Dev Label Chgs 24/Feb/2020Mult Dev Label CHG 24/Jan/2020
HTML Datasheet MAX V HandbuchMAX V Dateblatt

Ëmwelt- & Export Klassifikatiounen

ATRIBUTE BESCHREIWUNG
RoHS Status RoHS konform
Moisture Sensitivity Level (MSL) 3 (168 Stonnen)
REACH Status REACH Onbeaflosst
ECCN 3A991D
HTSUS 8542.39.0001

MAX™ CPLD Serie

Altera MAX ™ komplex programméierbar Logik Apparat (CPLD) Serie bitt Iech déi niddregst Kraaft, déi niddregst Käschte CPLDs.MAX V CPLD Famill, déi neist Famill an der CPLD Serie, liwwert de beschte Wäert vum Maart.Mat enger eenzegaarteger, net-flüchtlecher Architektur an enger vun de gréissten Dicht CPLDs vun der Industrie, MAX V Geräter bidden robust nei Features mat enger niddereger Gesamtkraaft am Verglach zu kompetitiven CPLDs.MAX II CPLD Famill, baséiert op der selwechter banebrytende Architektur, liwwert niddereg Muecht an niddreg Käschten pro I / O Pin.MAX II CPLDs sinn instant-on, net-flüchteg Geräter déi allgemeng Zweck, Low-Density Logik a portable Uwendungen zielen, wéi zB Cellular Handset Design.Nullkraaft MAX IIZ CPLDs bidden déi selwecht net-flüchteg, direkt Virdeeler, déi an der MAX II CPLD Famill fonnt ginn a si fir eng breet Palette vu Funktiounen applicabel.Hiergestallt op engem fortschrëttlechen 0.30-µm CMOS-Prozess, bitt d'EEPROM-baséiert MAX 3000A CPLD Famill instant-on Kapazitéit a bitt Dicht vun 32 bis 512 Makrozellen.

MAX® V CPLDs

Altera MAX® V CPLDs liwweren de beschte Wäert vun der Industrie a Low-Cost, Low Power CPLDs, bidden robust nei Features op bis zu 50% manner Gesamtkraaft am Verglach mat kompetitive CPLDs.Altera MAX V huet och eng eenzegaarteg, net-flüchteg Architektur an ee vun de gréisste Dicht CPLDs vun der Industrie.Zousätzlech integréiert de MAX V vill Funktiounen, déi virdru extern waren, wéi Flash, RAM, Oszilléierer a Phase-gespaarten Loops, a ville Fäll liwwert et méi I / Os a Logik pro Foussofdrock zum selwechte Präis wéi kompetitiv CPLDs .De MAX V benotzt gréng Verpackungstechnologie, mat Packagen esou kleng wéi 20 mm2.MAX V CPLDs ginn ënnerstëtzt vum Quartus II® Software v.10.1, wat d'Produktivitéitsverbesserunge erméiglecht, déi zu enger méi séier Simulatioun, méi séier Verwaltungsrot a méi séier Timing zoumaachen.

Wat ass e CPLD (Complex Programmable Logic Device) 

Informatiounstechnologie, Internet an elektronesch Chips déngen als Grondlag vun der moderner digitaler Zäit.Bal all modern Technologien verdanken hir Existenz un Elektronik, vum Internet an der cellulärer Kommunikatioun bis op Computeren a Serveren.Elektronik ass e grousst Feld matvill Ënner-Branchen.Dësen Artikel léiert Iech iwwer e wesentlechen digitale elektroneschen Apparat bekannt als CPLD (Complex Programmable Logic Device).

Evolutioun vun Digital Electronics

Elektronikass e komplext Feld mat Dausende vun elektroneschen Apparater a Komponenten déi existéieren.Wéi och ëmmer, allgemeng sinn elektronesch Geräter an zwou Haaptkategorien:analog an digital.

An de fréie Deeg vun der Elektroniktechnologie waren Circuiten analog, wéi Toun, Liicht, Spannung a Stroum.Wéi och ëmmer, Elektronikingenieuren hunn séier erausfonnt datt Analog Circuiten héich komplex sinn ze designen an deier.D'Nofro fir séier Leeschtung a séier Ëmsazzäiten huet zu der Entwécklung vun digitaler Elektronik gefouert.Haut enthält bal all Computerapparat an der Existenz digital ICs a Prozessoren.An der Welt vun der Elektronik hunn digital Systemer elo d'analog Elektronik komplett ersat wéinst hire méi niddrege Käschten, nidderegen Geräischer, besserSignal Integritéit, super Leeschtung, a manner Komplexitéit.

Am Géigesaz zu enger onendlecher Unzuel vun Datenniveauen an engem analoge Signal, besteet en digitale Signal nëmmen aus zwee Logikniveauen (1s an 0s).

Zorte vun digital elektronesch Apparater

Déi fréi digital elektronesch Apparater waren zimlech einfach a bestoung nëmmen aus enger Handvoll Logikpaarten.Wéi och ëmmer, mat der Zäit ass d'Komplexitéit vun den digitale Circuiten eropgaang, sou datt d'Programméierbarkeet eng wichteg Feature vu modernen digitale Kontrollgeräter gouf.Zwee verschidde Klassen vun digitale Geräter entstanen fir Programméierbarkeet ze bidden.Déi éischt Klass bestoung aus fixen Hardware Design mat reprogrammable Software.Beispiller vun esou Geräter enthalen Mikrokontroller a Mikroprozessoren.Déi zweet Klass vun digitale Geräter huet rekonfiguréierbar Hardware fir flexibel Logik Circuit Design z'erreechen.Beispiller vun esou Geräter enthalen FPGAs, SPLDs, a CPLDs.

E Mikrokontroller Chip huet e fixen digitale Logik Circuit deen net geännert ka ginn.Wéi och ëmmer, Programméierbarkeet gëtt erreecht andeems d'Software / Firmware geännert gëtt déi um Mikrokontroller Chip leeft.Am Géigendeel, e PLD (programméierbar Logikapparat) besteet aus multiple Logikzellen deenen hir Verbindunge mat engem HDL (Hardware Beschreiwungssprooch) konfiguréiert kënne ginn.Dofir kënne vill Logikkreesser mat engem PLD realiséiert ginn.Dofir sinn d'Performance an d'Geschwindegkeet vu PLDs allgemeng iwwer déi vu Mikrokontroller a Mikroprozessoren.PLDs bidden och Circuit Designer mat engem gréissere Grad vu Fräiheet a Flexibilitéit.

Integréiert Kreesleef geduecht fir digital Kontroll a Signalveraarbechtung besteet typesch aus Prozessor, Logik Circuit, an Erënnerung.All eenzel vun dëse Moduler kann mat verschiddenen Technologien realiséiert ginn.

Aféierung an CPLD

Wéi virdru diskutéiert, existéieren verschidde verschidden Aarte vu PLDs (programméierbar Logik Geräter), sou wéi FPGA, CPLD, a SPLD.De primären Ënnerscheed tëscht dësen Apparater läit an der Circuitkomplexitéit an der Unzuel vun de verfügbare Logikzellen.Eng SPLD besteet typesch aus e puer honnert Paarte, wärend e CPLD aus e puer dausend Logik Paarte besteet.

Wat d'Komplexitéit ugeet, läit CPLD (komplex programméierbar Logik Apparat) tëscht SPLD (einfach programméierbar Logik Apparat) an FPGA an ierft also Feature vu béiden dësen Apparater.CPLDs si méi komplex wéi SPLDs awer manner komplex wéi FPGAs.

Déi meescht benotzt SPLDs enthalen PAL (programméierbar Array Logik), PLA (programméierbar Logik Array), a GAL (generesch Array Logik).PLA besteet aus engem AN Fliger an engem ODER Fliger.Den Hardwarebeschreiwungsprogramm definéiert d'Verbindung vun dëse Fligeren.

PAL ass zimlech ähnlech wéi PLA awer, et gëtt nëmmen ee programméierbare Fliger amplaz zwee (AN Fliger).Andeems Dir ee Fliger fixéiert, reduzéiert d'Hardwarekomplexitéit.Wéi och ëmmer, dëse Virdeel gëtt op d'Käschte vun der Flexibilitéit erreecht.

CPLD Architektur

CPLD kann als Evolutioun vu PAL ugesi ginn a besteet aus multiple PAL Strukturen bekannt als Makrozellen.Am CPLD Package sinn all Input Pins fir all Makrozell verfügbar, wärend all Makrozell en dedizéierten Ausgangspin huet.

Aus dem Blockdiagramm kënne mir gesinn datt e CPLD aus multiple Makrozellen oder Funktiounsblocken besteet.D'Makrozelle sinn duerch eng programméierbar Interconnect verbonne ginn, déi och als GIM (global Interconnection Matrix) bezeechent gëtt.Andeems Dir de GIM nei konfiguréieren, kënne verschidde Logikkreesser realiséiert ginn.CPLDs interagéieren mat der Baussewelt mat digitale I / Os.

Ënnerscheed tëscht CPLD an FPGA

An de leschte Joeren sinn FPGAs ganz populär ginn am Design vu programméierbaren digitale Systemer.Et gi vill Ähnlechkeeten souwéi Differenzen tëscht CPLD an FPGA.Wat Ähnlechkeeten ugeet, béid si programméierbar Logik Geräter, déi aus Logik Gate Arrays besteet.Béid Apparater gi mat HDLs programméiert wéi Verilog HDL oder VHDL.

Den éischten Ënnerscheed tëscht CPLD an FPGA läit an der Unzuel vun de Paarte.E CPLD enthält e puer dausend Logik Paarte, wärend d'Zuel vun de Paarte an enger FPGA Millioune erreechen kann.Dofir kënne komplex Circuiten a Systemer mat FPGAs realiséiert ginn.Den Nodeel vun dëser Komplexitéit ass méi héich Käschten.Dofir si CPLDs méi gëeegent fir manner komplex Uwendungen.

En anere Schlësselunterscheed tëscht dësen zwee Geräter ass datt CPLDs en agebaute net-flüchtleche EEPROM (elektresch erasbar programméierbar zoufälleg Zouganksspeicher) hunn, wärend FPGAs e flüchtege Gedächtnis hunn.Wéinst deem kann e CPLD säin Inhalt behalen och wann et ausgeschalt ass, während eng FPGA säin Inhalt net behalen kann.Ausserdeem, wéinst der agebauter net-flüchtlecher Erënnerung, kann e CPLD direkt nom Power-up operéieren.Déi meescht FPGAs, op der anerer Säit, erfuerderen e Bitstream vun engem externen net-flüchtege Gedächtnis fir de Start.

Wat d'Performance ugeet, hunn FPGAs eng onberechenbar Signalveraarbechtungsverzögerung wéinst der héich komplexer Architektur kombinéiert mat der personaliséierter Programméierung vum Benotzer.Bei CPLDs ass d'Pin-zu-Pin Verzögerung wesentlech méi kleng wéinst enger méi einfacher Architektur.D'Signalveraarbechtungsverzögerung ass eng wichteg Considératioun am Design vu Sécherheetskriteschen an embedded Echtzäit Uwendungen.

Wéinst méi héije Betribsfrequenzen a méi komplexe Logikoperatioune kënnen e puer FPGAs méi Kraaft verbrauchen wéi CPLDs.Also ass thermesch Gestioun eng wichteg Considératioun an FPGA-baséiert Systemer.Aus dësem Grond benotze FPGA-baséiert Systemer dacks Heizkierper a Kühlfans a brauche méi grouss, méi komplex Energieversuergung a Verdeelungsnetzwierker.

Aus Informatiounssécherheetssiicht sinn CPLDs méi sécher well d'Erënnerung an den Chip selwer agebaut ass.Am Géigendeel, déi meescht FPGAs erfuerderen extern net-flüchteg Erënnerung, wat eng Datesécherheetsbedrohung kann sinn.Och wa Dateverschlësselungsalgorithmen an FPGAs sinn, sinn CPLDs natierlech méi sécher am Verglach zu FPGAs.

Uwendungen vun CPLD

CPLDs fannen hir Uwendung a ville niddereg-ze-mëttel Komplexitéit digital Kontroll- a Signalveraarbechtungskreesser.E puer vun de wichtegen Uwendungen enthalen:

  1. CPLDs kënnen als Bootloader fir FPGAs an aner programméierbar Systemer benotzt ginn.
  2. CPLDs ginn dacks als Adressdecoder a personaliséiert Staatsmaschinnen an digitale Systemer benotzt.
  3. Wéinst hirer klenger Gréisst a gerénger Stroumverbrauch sinn CPLDs ideal fir ze benotzen an portable ahandhelddigital Apparater.
  4. CPLDs ginn och a Sécherheetskritesch Kontrollapplikatiounen benotzt.

  • virdrun:
  • Nächste:

  • Schreift äre Message hei a schéckt en un eis